物联传媒 旗下网站
登录 注册
Verilog
  • 在分析密勒调制副载波技术的基础上,根据其编码特征,设计了一种简单的解码器。首先对来自标签的突发数据帧进行异或运算,然后根据异或运算结果解码,最后根据解出码判断数据帧的开始与结束。
  • 提出了一种基于ISO/IEC15693 协议的标签芯片编解码系统设计的实现方法,使编解码更加完整准确。采用Verilog HDL建立RTL模型,用ModelSim进行功能仿真,并在Altera DE2-115与射频前端搭建的平台上进行了FPGA验证。最后不仅功能验证正确,而且比协议中要求的识别凹槽宽度范围广,处理更加灵活,同时减小了射频前端模拟解调的压力。对其他编解码系统的实现也有一定的借鉴意义。
  • 参照ISO/IEC 18000-6 Type B 协议设计了一款工作频率为915 MHz的射频读卡器,采用FPGA完成协议中规定的数字信号处理,C8051F020单片机作为主控器。利用Verilog HDL硬件描述语言,搭建FPGA内部各个小模块及系统的验证平台,选用Altera公司Cyclone系列的EP1C6Q240C8芯片为目标器件,使用Quartus II进行综合,并通过时序和功能验证。实验结果表明,该读卡器符合ISO/IEC 18000-6 Type B 协议要求,具有结构灵活、体积小、升级容易等优点。