对于标签芯片,降低系统时钟频率是降低功耗、提高通讯距离的最有效手段。首先从理论上按照一种等效判决方法推导出PIE解码电路的更低时钟频率,提出了一种低时钟频率下基于ISO 18000-6 TYPE C协议的UHF RFID标签芯片解码电路的实现方案。设计的解码电路大幅度降低了标签芯片解码电路功耗,提高了标签响应灵敏度。
基于GB/T 20851-2007的专用短程通信(DSRC: Dedicated Short Range Communication)技术和基于ISO 18000-6B与ISO 18000-6C的无线射频识别(RFID: Radio Frequency Identification)技术在智能交通车辆标识和车路通信领域得到了广泛的应用,如基于DSRC的高速公路ETC系统和城市停车场车辆出入收费与管理系统,基于RFID的停车场车辆出入管理系统、海关码头车辆管理系统等等。
参照ISO/IEC 18000-6 Type B 协议设计了一款工作频率为915 MHz的射频读卡器,采用FPGA完成协议中规定的数字信号处理,C8051F020单片机作为主控器。利用Verilog HDL硬件描述语言,搭建FPGA内部各个小模块及系统的验证平台,选用Altera公司Cyclone系列的EP1C6Q240C8芯片为目标器件,使用Quartus II进行综合,并通过时序和功能验证。实验结果表明,该读卡器符合ISO/IEC 18000-6 Type B 协议要求,具有结构灵活、体积小、升级容易等优点。