基于FPGA的RFID板级标签设计与实现

　　引 言

　　射频识别(Radio Frequency Identification，RFID)技术是一种新兴的非接触式自动识别技术，在工业自动化、商业自动化、交通运输控制管理、防伪及军事等众多领域都有广泛的应用前景。它利用无线射频方式进行非接触双向数据通信，以达到目标识别并交换数据的目的，可用来跟踪并管理几乎所有的物理对象。RFID电子标签已经成为21世纪全球自动识别技术发展的主要方向。目前，RFID已经得到了广泛应用，且有国际标准ISO10536，ISO14443，ISO15693，ISO18000，EPC Global等几种。其中，ISO18000-6C属于超高频射频识别技术标准，它融合了EPC C1G2标准。该标准的特点是速度快，可以同时读取的标签数量多，理论上能读到1 000多个标签;功能强，具有多种写保护方式;安全性强。

　　在我国，由于射频识别技术起步较晚，应用的领域不是很广，主要的应用是基于中低频的应用，包括车辆管理、门禁管理等。目前，超高频射频识别技术及其应用在我国正处于初级发展阶段，国内目前还没有成熟的超高频电子标签芯片设计技术。

　　在此，首先介绍电子标签的工作原理及ISO18000-6C标准，并根据ISO18000-6C标准，设计了实现超高频电子标签验证平台的整体电路。重点讨论基于EP1C6Q240FPGA的数字基带部分设计与实现。最后给出了该平台的测试结果，验证了平台设计的正确性和可靠性。

　　1 电子标签的工作原理

　　射频识别系统通常由读写器(Reader)和射频标签(RFID Tag)构成。附着在待识别物体上的射频标签内存有约定格式的电子数据，作为待识别物品的标识性信息。读写器可无接触地读出标签中所存的电子数据或者将信息写入标签，从而实现对各类物体的自动识别和管理。读写器与射频标签按照约定的通信协议采用先进的射频技术互相通信，其基本通信过程如下。

　　(1)读写器作用范围内的标签接收读写器发送的载波能量，上电复位;

　　(2)标签接收读写器发送的命令并进行操作;

　　(3)读写器发出选择和盘存命令对标签进行识别，

　　选定单个标签进行通信，其余标签暂时处于休眠状态;

　　(4)被识别的标签执行读写器发送的访问命令，并通过反向散射调制方式向读写器发送数据信息，进入睡眠状态，此后不再对读写器应答;

　　(5)读写器对余下标签继续搜索，重复(3)，(4)分别唤醒单个标签进行读取。直至识别出所有标签。

　　标签向读写器传送数据是通过反向散射调制技术，对于无源电子标签，其本身没有足够的发射能量，所以通过改变天线的匹配阻抗控制天线的反射强弱，阻抗不匹配时天线反射率很大，阻抗匹配时天线反射率很小，以此来表示输出信号的有无。

　　2 ISO18000-6C标准

　　ISO18000-6c标准为：

　　工作频率 标签应能够在860～960 MHz的频率范围内接收从读写器发出的功率并能够与读写器通信。

　　调制 读写器应采用DSB-ASK，SSB-ASK或PR-ASK调制方式进行通信。标签应该能够解调上述3种类型的调制。标签反向散射应采用ASK或PSK调制。标签商选择调制形式。读写器能够解调上述2种调制。

　　数据编码 读写器到标签的链路应采用PIE编码，标签将反射散射的数据编为该数据速率的副载波FMO基带或Miller调制。读写器发出编码选择的命令。

　　数据速率 读写器到标签的数据速率根据Tari值进行选择，数据速率可以从40～640 Kb/s。标签的反射速率由下面两个公式共同决定：

　　3 RFID板级标签验证平台的总体设计与实现

　　板级标签主要由模拟射频和数字处理2部分组成。图1为板级电子标签验证平台的结构框图。

　　模拟射频部分采用分立元件实现，完成射频信号的接收，来自RFID读写器的信号通过天线和阻抗匹配网络，经过915 MHz的声表面滤波器滤波，进行包络检波后，通过一个运放构成的一阶有源低通滤波器，再由电压比较器完成高低电平的判决。数字部分由EP1C6Q240FPGA实现，完成ISO18000-6C协议处理，EP1C6Q240FPGA接收来自前端的TTL电平，完成PIE解码、CRC校验、命令解析、状态转移、数据存储、FMO编码等功能。FMO编码通过反相散射调制输出，改变天线的反射阻抗实现。

　　数字基带部分的设计在Altera公司的EP1C6Q240FPGA上实现。经过对协议内容的深入研究，实现标签数字部分采用Top-down的设计方法，首先对电路功能进行详细描述，按照功能对整个系统进行模块划分;再用Vexilog硬件描述语言进行RTL代码设计。数字基带结构框图如图2所示，它包括译码模块、循环冗余校验(Cyclic Redundancy Check，CRC)校验模块、状态机模块、CRC产生模块、存储器、编码模块和时钟分频模块。译码模块接收模拟部分解调出的命令信号，根据协议中规定的命令格式将信号译码成标签数字部分可识别的二进制数据，并发送到CRC校验模块和状态机模块。CRC校验模块对收到的命令进行完整性校验，若确认为有效命令，则触发状态机模块，控制标签执行相应操作，如读写存储器、防冲突控制等。处理完成后，则将要发送的数据送至CRC：产生模块产生相应的CRC校验码，然后将要发送的数据和校验码一起送至编码模块，最后由编码模块以特定的脉冲形式发送给模拟部分进行处理后，再采用射频技术发送给读写器。

　　4 测试结果

　　QuartusⅡ6.0是Altera FPGA/CPLD的综合性集成设计平台。该平台集成了设计输入、仿真、逻辑综合、布局布线与实现、时序分析、芯片下载与配置、功率分析等几乎所有设计流程所需的工具。Verilog HDL程序在QuartusⅡ6.O环境下编译、仿真和下载，板级标签经过总体设计、PCB板设计与实现、代码设计、仿真与下载，以及系统调试后，能够与支持ISO18000-6C标准的读写器(Cetc7 Rlid Reader V 1.O)进行通信，快速准确地收发信息，并实现防冲突功能。图3显示板级标签能够解码来自阅读器的命令信息，在状态机的控制下，正确地输出FM0编码信号。图4显示板级标签能够支持ISO18000-6C标准的阅读器正确读取(读取到的EPC码与标签一致)，读取效果良好(73次/10 s)，读取性能稳定。测试表明，板级标签能够实现ISO18000-6C标准中的读写功能，标签工作性能稳定，可靠性都能达到预期的效果。

　　5 结 语

　　根据ISO18000-6C标准，采用EP1C6Q240FPGA以及模拟射频分立元件，经过总体设计、PCB板设计与实现、代码设计、仿真与下载，以及系统调试后，完成了基于FPGA的板级标签的软、硬件设计与实现。该系统通过测试，已能够正常工作，读写性能优异，并实现了防冲突功能。在此基础上可以进一步提高其安全性和可靠性，所设计的标签数字电路RTL代码能够直接应用到标签芯片开发中，为下一步设计出符合该标准的电子标签芯片提供了有力的保证。